risc-v中文社区»risc-v中文论坛 › risc-v设计› Verilog语言

Verilog语言今日: 0|主题: 23|排名: 27

版主: binne

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[原创] 使用Pulseview软件辅助verilog数字设计仿真协议解码	joe 2022-10-19	01846	joe 2022-10-19 10:59
[原创] create_clock 同一时钟管脚不同输入频率如何进行时钟约束	joe 2022-5-12	0339	joe 2022-5-12 23:14
[经验] petalinux 通过AXI与FPGA交互	joe 2022-5-5	1680	joe 2022-5-5 12:38
[原创] Verilog语法+：	joe 2022-4-25	0537	joe 2022-4-25 16:32
[经验] 内部模块最好不要使用inout	joe 2022-4-22	0455	joe 2022-4-22 16:57
[原创] verilog信号移相(2)	joe 2022-4-20	0767	joe 2022-4-20 11:03
[原创] verilog信号移相(1)	joe 2022-4-20	0540	joe 2022-4-20 11:01
[经验] ila数据保存和打开	joe 2022-4-19	0585	joe 2022-4-19 16:34
[原创] 开源以太网项目Alexforencich	joe 2022-4-18	01230	joe 2022-4-18 15:28
[原创] xilinx DDR3 IP核使用代码	joe 2022-4-13	32993	joe 2022-4-18 10:15
[经验] WARNING: [Labtools 27-1347] Unable to find file [ ]. Please update hw_device ...	joe 2022-4-18	01381	joe 2022-4-18 09:34
[原创] verilog的“==”与“===”	joe 2022-4-12	0454	joe 2022-4-12 16:17
[经验] fpga环形振荡器	joe 2022-4-8	01680	joe 2022-4-8 15:07
[原创] microblaze的中断实验	joe 2022-4-8	01658	joe 2022-4-8 10:37
[原创] microblaze访问LMB和AXI BRAM Controller	joe 2022-4-8	01436	joe 2022-4-8 10:28
[经验] MicroBlaze访问Zynq-7000的OCM	joe 2022-4-7	01265	joe 2022-4-7 14:10
[经验] set_property CLOCK_DEDICATED_ROUTE BACKBONE	joe 2022-4-7	1545	joe 2022-4-7 10:40
[原创] PL扩展以太网UDP通信模块端口及实例相关代码	joe 2022-4-2	1495	joe 2022-4-2 13:44
[经验] zynq PL扩展以太网UDP通信及代码移值	joe 2022-4-1	0420	joe 2022-4-1 16:21
[原创] verilog中数据交换(2)	joe 2021-9-18	11779	joe 2021-9-18 14:05

12 / 2 页下一页

快速发帖

Archiver|手机版|小黑屋|risc-v中文社区

GMT+8, 2023-3-31 16:37 , Processed in 0.011228 second(s), 10 queries .

risc-v中文社区论坛 官方网站

		自动登录	找回密码
密码			立即注册

Verilog语言 今日: 0|主题: 23|排名: 27

快速发帖

Verilog语言今日: 0|主题: 23|排名: 27