请选择 进入手机版 | 继续访问电脑版

risc-v中文社区

 找回密码
 立即注册
收藏本版 |订阅

Verilog语言 今日: 0|主题: 23|排名: 27 

版主: binne
12下一页
返 回 发新帖
作者 回复/查看 最后发表
[原创] 使用Pulseview软件辅助verilog数字设计仿真协议解码 joe 2022-10-19 0547 joe 2022-10-19 10:59
[原创] create_clock 同一时钟管脚不同输入频率如何进行时钟约束 joe 2022-5-12 0231 joe 2022-5-12 23:14
[经验] petalinux 通过AXI与FPGA交互 joe 2022-5-5 1583 joe 2022-5-5 12:38
[原创] Verilog语法+: attach_img joe 2022-4-25 0412 joe 2022-4-25 16:32
[经验] 内部模块最好不要使用inout joe 2022-4-22 0316 joe 2022-4-22 16:57
[原创] verilog信号移相(2) joe 2022-4-20 0641 joe 2022-4-20 11:03
[原创] verilog信号移相(1) joe 2022-4-20 0441 joe 2022-4-20 11:01
[经验] ila数据保存和打开 attach_img joe 2022-4-19 0500 joe 2022-4-19 16:34
[原创] 开源以太网项目Alexforencich joe 2022-4-18 0708 joe 2022-4-18 15:28
[原创] xilinx DDR3 IP核使用代码 attach_img heatlevel joe 2022-4-13 32235 joe 2022-4-18 10:15
[经验] WARNING: [Labtools 27-1347] Unable to find file [ ]. Please update hw_device ... attach_img joe 2022-4-18 0987 joe 2022-4-18 09:34
[原创] verilog的“==”与“===” attach_img joe 2022-4-12 0349 joe 2022-4-12 16:17
[经验] fpga环形振荡器 joe 2022-4-8 01105 joe 2022-4-8 15:07
[原创] microblaze的中断实验 attach_img joe 2022-4-8 0921 joe 2022-4-8 10:37
[原创] microblaze访问LMB和AXI BRAM Controller attach_img joe 2022-4-8 0815 joe 2022-4-8 10:28
[经验] MicroBlaze访问Zynq-7000的OCM joe 2022-4-7 0904 joe 2022-4-7 14:10
[经验] set_property CLOCK_DEDICATED_ROUTE BACKBONE attach_img joe 2022-4-7 1362 joe 2022-4-7 10:40
[原创] PL扩展以太网UDP通信模块端口及实例相关代码 joe 2022-4-2 1391 joe 2022-4-2 13:44
[经验] zynq PL扩展以太网UDP通信及代码移值 joe 2022-4-1 0329 joe 2022-4-1 16:21
[原创] verilog中数据交换(2) attach_img joe 2021-9-18 11271 joe 2021-9-18 14:05
下一页 »
12下一页
返 回 发新帖

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 立即注册

本版积分规则



Archiver|手机版|小黑屋|risc-v中文社区

GMT+8, 2022-12-4 02:17 , Processed in 0.009791 second(s), 10 queries .

risc-v中文社区论坛 官方网站

Copyright © 2018-2021, risc-v open source

返回顶部 返回版块